您的位置首页电子科技

用PSPICE实现电子电路的分析与设计2017年1月14日电子电路设计与应用

喜欢

来源：互联网
|
2017-01-14
|
0 条评论
|
T小字　 T大字

的电路是否满足设计要求？为此，我们采用了PSPICE软件对电路进行分析，分析结果即滤波器的幅频特性和群时延特性如图2所示。

1（美）阿瑟B威廉斯．电子滤波器设计手册．：电子工业出版社，1986．2

．PLOTACVDB（42）Vp（42）VG（42）

C1111132440Pf

R109018．215K

C182930．01Uf

VCC1430DC12V

R1311122．7245K

XLM118

R2523257．409K

R292701

R12101110．13K

．PRINTACVG（18）VG（42）

C6901701Pf

3用PSPICE分析滤波器的特性

VCC8570DC12V

R44074K

VCC5510DC12V

C912165768Pf

R262401

1引言

报名参会>>

低通滤波器的指标如下：通带截止频率15kHz，阻带截止频率19kHz，阻带最小衰减60dB，通带内群时延差≤40μs。此滤波器的截止特性很陡峭，显然，要达到所要求的幅频特性，采用椭圆滤波器最为合适。根据参考文献〔1〕中的设计参数，选定7阶有源椭圆滤波器，其电路如图1所示。

C434334Pf

X15443446LM118

R46404210K

R18151616．43K

C57117700Pf

VCC3470DC12V

PSPICE程序：

R4339405K

X2LM118

R22202110K

．END

R33016．445K

R24220723

R36283310K

R38333510K

C101401282Pf

XLM118

．PROBE

R1110010K

X9LM118

C203637．01Uf

二阶均衡节的群时延由下式给出：

VEE4500DC－12V

它有两个设计参数ωr和Q，群时延特性曲线本质上是带通形，而且通过改变Q值能将曲线展宽或变锐。通过设计ωr参数决定峰值延迟频率。由于具有这种灵活性，故二阶节实际上可用来均衡任意延迟曲线。唯一的在于设计者是否愿意采用很多节和完成给定均衡度需作的多次尝试。

从50年代晶体管电路逐步取代电子管电路以来，半导体电路经历了小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）和甚大规模集成电路（ULSI）几个发展阶段，集成电路的功能越来越强，集成度越来越高，规模越来越大。面对这一状况，人们已经地认识到，要分析和设计复杂的电子系统，人工的方法已不适用，必须采用计算机辅助分析与设计（ComputerAidedAnalysisandDesign），即采用CAA与CAD技术。因此，CAA与CAD已经成为分析和设计电子电路的关键技术之一，各种软件应运而生，PSPICE版本也随之问世。它不仅可以分析、设计模拟电路，也可以分析、设计数字电路和数模混合电路，既能以文本形式输入，又能以图形形式输入，深受广大电子电路设计者的欢迎。本文就在设计一个低通滤波器过程中，如何利用PSPICE软件对其性能进行分析并进行群时延均衡，谈谈PSPICE的应用。

2低通滤波器的设计

R3532335K

4用PSPICE设计均衡电路的参数

*endofscbcircuitdefinition

R32290244

R1614012．875K

【摘要】本文就一个有源低通滤波器的设计及其群时延均衡的过程，具体说明了PSPICE在电子电路分析和设计中所起的作用。

C141819．0106Uf

VEE11640DC－12V

X2109454611LM118

R44354010K

2赵雅兴．电子线路PSPICE分析与设计．天津：出版社，1995．12

C1213141220Pf

VEE1440DC－12V

R30262810K

VEE3480DC－12V

XLM118

VEE5520DC－12V

均衡电路如图6所示。其中IC4是一级电压跟随器，起隔离作用。该电路中的参数是利用PSPICE程序反复选择后确定下来的。将滤波器电路与均衡电路前后连接，利用PSPICE程序分析输出的群时延特性如图7所示。其群时延差为39．3μs，满足设计要求。下面给出PSPICE软件程序。

R28212610K

R454101

VCC11630DC12V

C1260．01383Uf

R2243．575K

本文论述的利用PSPICE对滤波器进行分析和设计的基本思想，适用于很多的电子电路。可以看出，它具有灵活性和多样性，可以避免设计过程中的错误，便于设计中的修改和扩展，从而降低设计人员调试的劳动强度，达到事半功倍的效果。

VEE6540DC－12V

R3330328．304K

·LIBLINEAR．LIB

由图2可见，幅频特性基本满足要求，但群时延特性不好。通频带内的群时延相差130μs。为了改善群时延特性，减少相位失真，要采用群时延均衡电路。

VEE9600DC－12V

R2725265K

C和R的值可随意选择，而图中A是要求的增益。

14:00-17:00七大分论坛同期并行

VEE2460DC－12V

图4所示的一阶均衡网络的系统函数为

R373401

C2403073Pf

VCC9590DC12V

R3935363．388K

XLM118

2017年是物联网市场即将腾飞的一年，市场增速将达到20%以上。市场规模也大的惊人，思科CEOJohnChambers表示，2017年物联网市场将达到19万亿美元规模。知名市场研究公司Gartner认为，到2020年，全球将会出现250亿台物联网设备。为了帮助中国物联网产品开发企业具备更好的国际和全局视野，电子发烧友网将于2016年12月2日在深圳主办【第三届中国IOT（物联网）大会】，为全球物联网供应链上关键企业高管和产品开发人员提供一个最权威和全面的交流平台，使得中国物联网产品制造商能够尽快以全球市场眼光来定位和开发产品。

R151302．8615K

C313668Pf

R55010K

·ACDEC2015Hz20kHz

R201905K

R4137396．775K

2016年11月19日

R9804．0475K

R′的值可以随意选择。改变R或C的值，可以使群时延改变。

R403605．464k

R1121．7875K

2016中国硬件创新大赛由华强聚丰、星云加速器联合行业知名企业联想之星、Ideebank、Mouser、机智云、科大讯飞，以“全国巡回实战培训+专业领域聚焦赛事”的创新形式，围绕智能硬件时代，从研发思维到产品思维，帮助硬件创业团队软硬结合，从方案到量产，实战硬件制造。6场线下实战对接会遍布、深圳、上海、杭州、武汉、广州，内容覆盖“供应链、技术、资本、营销”四方面；吸引了2000+硬创小伙伴参与，且70%以上为公司高层领导、工程师及投资人；收获了近300个硬件创业项目，涵盖20多个热门领域的智能硬件。从武汉、、深圳三个分赛区晋级的10个优胜项目将在第十八届高交会总决赛上做终极PK。

深圳会展中心5楼牡丹厅

C162223．01Uf

VCC2450DC12V

R423801

C889966Pf

*subcircuitcallforIC1．．．IC11

5结束语

VCC6530DC12V

C7681932Pf

均衡的思路是这样的：根据已经得到的群时延特性图2（b），首先在七阶有源椭圆滤波器后面加一个如图4所示的一阶均衡网络，利用它来均衡直流处的群时延，使电路输出的群时延特性成为图3（a）所示的样子。然后再加一个如图5所示的二阶均衡网络，目的是均衡频率f1点处的群时延特性，使输出的群时延特性如图3（b）所示。接下来再选择两个二阶的均衡网络，分别均衡频率f2、f3点处的群时延特性，使总的群时延特性近似为，如图3（c）所示的那样。实现上述想法的硬件电路如图6所示。

R8794．5945K

C172932．01Uf

C152225．01Uf

R6561．36K

R1412145．445K

C131707800Pf

VEE8580DC－12V

关键词：CAACAD滤波器群时延均衡

VEE10620DC－12V

R1916175K

VIN10AC1

R3128294．152K